Reka Bentuk Perlindungan Tahap Sistem untuk Input Kuasa DC dalam Reka Bentuk Litar Perkakasan

Dalam reka bentuk litar perkakasan, perlindungan untuk terminal input kuasa DC selalunya dipermudahkan kepada idea satu sisi iaitu "memasang satu fius secara bersiri". Walau bagaimanapun, pengalaman kejuruteraan praktikal menunjukkan bahawa banyak peranti berfungsi seperti biasa dalam keadaan makmal, namun kerap but semula atau hangus sebaik sahaja digunakan di tapak. Punca utamanya terletak pada kekurangan reka bentuk terkoordinasi yang sistematik untuk perlindungan bahagian hadapan. Perlindungan input tulen bukanlah susunan mudah komponen terpencil. Sebaliknya, sistem pertahanan koperasi berbilang peringkat, berbilang mekanisme harus dibina untuk mengendalikan keadaan operasi abnormal yang berbeza dengan strategi perlindungan berlapis.

1. Pemilihan Fius: Dwi Kekangan Nilai I²t dan Kapasiti Pecah

Pemilihan fius adalah lebih daripada memeriksa arus terkadar sahaja. Kedua-dua keupayaan menahan tenaga dan had pecah mesti dinilai secara menyeluruh.

Nilai I²t (Joule integral): Parameter ini mentakrifkan ambang tenaga haba yang diperlukan untuk meniup fius. Semasa menghidupkan beban kapasitif atau permulaan motor, arus lonjakan amplitud tinggi berlaku dalam litar. Jika penarafan I²t fius adalah lebih rendah daripada tenaga lonjakan yang tidak merosakkan ini, gangguan gangguan akan berlaku. Semasa pemilihan komponen, pastikan nilai fius I²t melebihi tenaga lonjakan sebenar dan margin keselamatan menurun sebanyak 20%‑25% disyorkan.

Kapasiti putus: Dalam kerosakan litar pintas yang teruk, apabila arus litar pintas melebihi had pemotongan selamat fius, arka berterusan atau bahaya kebakaran mungkin berlaku. Terutamanya untuk pek bateri atau sistem bekalan kuasa rintangan dalam rendah, fius dengan kapasiti pecah yang tinggi (seperti siri Kelas T dengan kapasiti pecah 200kA pada 125V DC) mesti diguna pakai. Fius tiub kaca biasa tidak boleh digunakan dalam senario arus tinggi sedemikian.

2. Pemilihan Diod TVS: Perangkap Tersembunyi Voltan Pengapit

Diod TVS digunakan secara meluas untuk menyekat impak sementara seperti ESD dan EFT. Namun begitu, pereka sering jatuh ke dalam perangkap pemilihan parameter. Ramai jurutera hanya menumpukan pada voltan stand-off terbalik (Vrwm), dengan mengandaikan bahawa nilai yang lebih tinggi daripada voltan kendalian adalah mencukupi. Apabila lonjakan tiba, TVS dihidupkan dan mengapit voltan kepada voltan pengapit Vc. Jika Vc ini melebihi voltan terkadar maksimum mutlak cip yang dilindungi di peringkat belakang, cip masih terdedah kepada risiko kerosakan. Oleh itu, di bawah keadaan arus denyut puncak maksimum, TVS Vc mesti dibandingkan dengan ketat terhadap had voltan tahan litar berikutnya dengan margin keselamatan yang mencukupi dikhaskan.

3. Seni Bina Perlindungan Koperasi Pelbagai peringkat

Peranti pelindung tunggal tidak dapat menampung ancaman jalur penuh daripada lonjakan kilat kepada nyahcas elektrostatik. Perlindungan gred industri memerlukan strategi perlindungan berlapis.

Peringkat pertama: Perlindungan utama (lapisan pelepasan tenaga). Tiub nyahcas gas (GDT) atau varistor logam-oksida (MOV) biasanya digunakan untuk melesapkan lonjakan tenaga tinggi beribu-ribu ampere yang disebabkan oleh kilat. Komponen ini mempunyai kelajuan tindak balas yang agak perlahan dan voltan sisa yang tinggi.

Peringkat kedua: Penimbal decoupling (lapisan pengasingan). Dibina oleh perintang atau induktor, ia berfungsi sebagai pautan teras untuk perlindungan yang diselaraskan. Komponen impedans menghasilkan penurunan voltan dan kesan kelewatan masa untuk memperlahankan lonjakan kadar peningkatan dan mengehadkan tenaga sementara yang mengalir ke arah litar belakang. Ia berkesan menghalang kegagalan komponen yang disebabkan oleh ketidakpadanan masa tindak balas antara peranti peringkat hadapan dan belakang.

Peringkat ketiga: Perlindungan halus (lapisan pengehad voltan). Diod TVS dengan tindak balas tahap picosecond dengan tepat mengapit voltan sisa dalam julat selamat, memberikan perlindungan akhir untuk IC hujung belakang yang sensitif.

4. Susun Atur PCB: Prestasi Perlindungan Dirosot Oleh Parameter Parasit

Prestasi komponen pelindung sangat bergantung pada susun atur PCB. Kearuhan parasit sering mengimbangi prestasi komponen nominal. Mengikut undang-undang aruhan elektromagnet V = L·(di/dt), lonjakan arus tinggi yang curam menjana voltan teraruh songsang yang ketara daripada kearuhan parasit pada pin komponen dan kesan pembumian. Ditindih dengan voltan pengapit, ia mengancam litar seterusnya. Oleh itu, pin pembumian peranti pelindung harus bersambung terus ke satah tanah rujukan dengan jejak terpendek dan terluas. Laluan melalui vias harus dielakkan. Lebih-lebih lagi, semua peranti pelindung mesti diletakkan berdekatan dengan penyambung input kuasa, supaya lonjakan boleh dilesapkan serta-merta selepas pencerobohan. Cegah lonjakan daripada merebak untuk jarak jauh di dalam lapisan PCB dan berganding ke dalam kesan isyarat sensitif yang bersebelahan.

Perlindungan litar input DC ialah disiplin sistematik yang meliputi sifat bahan, prestasi terma dan keserasian elektromagnet. Pereka bentuk hendaklah mengenal pasti dengan tepat keadaan operasi melampau yang dihadapi oleh peralatan, memadankan dengan betul sempadan parameter elektrik bagi setiap komponen peringkat, dan meminimumkan kesan parasit melalui susun atur PCB yang ketat. Pra-perancangan yang sistematik dan pengesahan yang mencukupi meletakkan asas untuk operasi di tapak yang boleh dipercayai sepanjang kitaran hayat produk penuh.